19日本国特許庁(IP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-293939

@Int.Cl.4

.

識別記号

庁内整理番号

43公開 昭和63年(1988)11月30日

H 01 L 21/78 В 26/00 23 K 28 D В 5/00

21/78

Q-7376-5F D-7920-4E Z-7366-3C

B-7376-5F 審査請求 未請求 発明の数 1 (全3頁)

国発明の名称

H 01 L

半導体集積回路装置の製造方法

20特 頤 昭62-128320

9出 願 昭62(1987)5月27日

⑦発 明 者 内 藤

東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内

①出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

日立超エル・エス・ア

イエンジニアリング株

東京都小平市上水本町1448番地

式会社

20代 理 人

仍出

弁理士 小川 勝男 外1名

明照書

1. 発明の名称

半導体集積回路装置の製造方法

- ・2. 特許請求の範囲
 - 1.ダイシングソーにより半導体ウェハをハーフ カットし、次いで前記半導体ウエハをレーザに よる溶筋を用いて複数のチップに切断すること を特徴とする半導体集積回路装置の製造方法。
 - 2、前記半導体ウエハの表面は複数の領域に区画 され、その区画されたそれぞれの領域に集積回 路が構成されていることを特徴とする特許請求 の範囲第1項記載の半導体集積回装置の製造方
 - 3.前記レーザは、前記区画されたそれぞれの領 娘の間をダイシングソーで所定の深さまで切り 下げた後、その切り残しの部分に照射すること によって半導体ウエハを複数に切断することを 特徴とする特許請求の範囲第1項記載の半導体 集積回装図の製造方法。
 - 4.前記レーザのスポット径は、ダイシングソー

の厚さより細くされることを特徴とする特許訓 求の範囲第1項記載の半導体集積回路装置の製 治方法.

3. 発明の詳細な説明

(商業上の利用分野)


本発明は、半導体集積回路装置の製造方法に関 し、特に、半導体ウエハを所定領域から切断して 複数のチップにする技術に関するものである。

〔從來技術〕

半導体ウェハは、その表面の集積回路が形成さ れるそれぞれの集積回路領域(チップ領域)の間 をダイシングソーで切断するこによって複数のチ ップに分別される。このダイシングソーで半導体 ウエハを切断して複数のチップにする技術は、例 えば特別昭58-100443号公報に記載され

(発明が解決しようとする問題点)

ダイシングソーで半導体ウエハの表面から瓜面 まで完全に切断する(フルカット)と、瓜面に近 い部分の切断面にマイクロクラックを生じる。そ



こで、半導体ウエハをダイシングソーで完全に切断してしまわずに、 呼さが数十μm 程度の切り残しを生じるようにダイシング(ハーフカット)し、この後前記切り残しの部分から削るようにしている。

. . . .

しかしながら、前記ハーフカットによる切断においても、半導体ウエハを割る際に多数のマイクロクラックを生じる。このマイクロクラックがチップの対止後に欠けると、チップの設而にダメージを与える。

本発明の目的は、マイクログラックを生じることなく、半導体ウエハを複数に切断する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び縁付図面によって明らかになるであろう。

(問題点を解決するための手段)

本願において開示される発明のうち、代級的な ものの概要を簡単に説明すれば、下記のとおりで ある。

コン膜からなるフィールド絶紋膜8と、その下の Pチャネルストッパ領域7とで楽子分離がなされ ているが、これらフィールド絶縁股8及びPチャ ネルストッパ領域7はダイシング領域2には形成。 しないようにしている。また、 須積回路領域3上 には例えばMISFETのゲート世極等を握う第 1 別目の別問絶縁膜10、さらに閉間絶縁膜10の上 を延在する例えば第1月日のアルミニウム膜から なる配線を握う最終保護膜11が設けられるが、こ れら屋間絶縁膜10、最終保護膜11は、ダイシング 領域2では選択的に除去するようにしている。前 記層問題報膜10は、例えばCVDによる酸化シリ コン睒とこの上に積滑されるリンシリケートガラ ス(PSG)膜とで構成している。放終保護膜11 は、何えばCVDによる酸化シリコン脱と、この 上に役別した強省ガラス(SOG)膜と、さらに この上に祝賀したPSG膜と、さらにこの上に積 **州した例えばプラズマCVDによる窓化シリコン** 殿とで構成している。12は何えばMISFETの ゲート絶縁膜を形成する際に形成された滞い酸化

すなわち、半導体ウエハをレーザを用いて複数 のチップに切断するものである。

(作用)

上述した手段によれば、半導体ウェハに機械的 衝撃が加わらないので、マイクロクラックを生じ ることなく半導体ウェハを複数に切断することが できる。

(発明の実施例)

以下、本発明の一次施例を図面を用いて説明する。

第1回は、切断中の半導体ウェハを模式的に示した斜視圏、

第2回は、半導体ウェハの切断中の断値図である。

第1国及び第2図において、1は戸川結品シリコンからなる半導体ウエハであり、2が半導体ウエハ1を複数に切断するための領域いわゆるダイシング領域、3が集積回路領域である。集積回路領域3の半導体素子が形成される部分は、半導体ウエハ1の表面の週択的な熱酸化による酸化シリ

シリコン膜であるが、この酸化シリコン膜12もダインング領域2では選択的に除去される。しかし、これら酸化シリコン膜12、層間絶縁膜10、 般終保護膜11は、ダイシング領域2上の部分を除去せずに、それらで覆ったままとしておいてもよい。また、フィールド絶縁膜8から難出している半導体ウエハ1の表面の N 半導体領域9 は、例えばNチャネルMISFETのソース、ドレイン領域形成時に形成されたものである。

本突旋例の半導体ウェハ1の切断方法は、まずダイシング領域2をダイシングソー4によってが 定の深さまで切り下げる。ここで、図示してが貼いが、半導体ウェハ1の裏面は粘着テープが貼ったが れ、ダイシングソー4を掛けた数も半導体のようになっていが ダイシングソー4を掛けた扱っていが ダイシングソー4によって形成された神である。 すなわち、ダイシングソー4ではダイシングの すなわち、ダイシングソー4ではダイシンの域 2を完全に切断せずに、切り残し5Aの厚さは、特に限定 うにする。この切り残し5Aの厚さは、特に限定 する必要はないが、例えば20μm

特開昭63-293939(3)

機ちの底の部分あるいは微ちの側面等にマイクロクラックが生じないようにする。 なお、図示していないが、ダイシングソー4は、水を掛けながらダイシング領域2の切り下げを行うようになっている。

レーザ 6 とダイシングソー 4 を掛ける順序は、 種々組合せが可能である。例えば、ダイシングソ - 4 の直ぐ後から切り残し 5 A ヘレーザ 6 を照射

記のとおりである。

すなわち、半導体ウエハをレーザを用いて複数のチップに切断することにより、半導体ウエハに 機械的衝撃が加わらないので、マイクロクラック を生じることなく半導体ウエハを複数に切断する ことができる。

4. 図面の簡単な説明

第 1 図は、切断中の半導体ウェハを模式的に示 した斜視図、

第2図は、半導体ウェハの切断中の断面図であ る。


図中、1 …半導体ウエハ、2 … ダイシング領域、3 … 集積回路領域、4 … ダイシングソー、5 … 神、5 A … 切り残し、6 … レーザ、7 … チャネルストッパ領域、8 … フィールド絶縁既、9 … N° 半導体領域、10、11、12 … 絶縁膜。


代理人 弁理士 小川勝男

以上、本発明を突施例にもとづき具体的に説明 したが、本発明は、前記実施例に限定されるもの ではなく、その要旨を逸脱しない範囲において種 々変更可能であることは言うまでもない。

(発明の効果)

本願において関示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下





19日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-293939

@Int Cl.4

ده در ده ده خوره ۱۰

識別記号

庁内整理番号

❸公開 昭和63年(1988)11月30日

H 01 L 21/78 B 23 K 26/00 B 28 D 5/00

21/78

Q - 7376 - 5F D - 7920 - 4E

Z - 7366 - 3C B - 7376 - 5F

審査請求 未請求 発明の数 1 (全3頁)

国発明の名称

①出

H 01 L

半導体集積回路装置の製造方法

②特 願 昭62-128320

纽出 願 昭62(1987)5月27日

⑰発 明 者 内 藤

築 之

東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内

②出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

人 日立超エル・エス・ア

東京都小平市上水本町1448番地

イエンジニアリング株

式会社

砂代 理 人 身

願

弁理士 小川 勝男

外1名

明細書

1. 発明の名称

半導体集積回路装置の製造方法

- ・2. 特許請求の範囲
 - 1. ダイシングソーにより半導体ウェハをハーフカットし、次いで前記半導体ウェハをレーザによる溶断を用いて複数のチップに切断することを特徴とする半導体集積回路装置の製造方法。
 - 2. 前記半導体ウェハの表面は複数の領域に区間され、その区画されたそれぞれの領域に集積回路が構成されていることを特徴とする特許請求の範囲第1項記載の半導体集積回装置の製造方法。
 - 3. 前記レーザは、前記区画されたそれぞれの領域の間をダイシングソーで所定の磔さまで切り下げた後、その切り残しの部分に照射することによって半導体ウエハを複数に切断することを特徴とする特許請求の範囲第1項記載の半導体集積回装置の製造方法。
 - 4.前記レーザのスポット径は、ダイシングソー

の厚さより細くされることを特徴とする物許請求の範囲第1項記載の半導体集積回路装置の製造方法。

3. 発明の詳細な説明

(商業上の利用分野)


本売明は、半導体集積回路装置の製造方法に関 し、特に、半導体ウエハを所定領域から切断して 複数のチップにする技術に関するものである。

(従来技術)

半導体ウエハは、その表面の集積回路が形成されるそれぞれの集積回路領域(チップ領域)の間をダイシングソーで切断するこによって複数のチップに分割される。このダイシングソーで半導体ウエハを切断して複数のチップにする技術は、例えば特開昭58-100443号公報に記載されている。

(発明が解決しようとする問題点)

ダインングソーで半導体ウェハの扱而から瓜面 まで完全に切断する(フルカット)と、 裏面に近 い部分の切断面にマイクロクラックを生じる。そ



こで、半導体ウエハをダイシングソーで完全に切断してしまわずに、厚さが数十μm 弘度の切り残しを生じるようにダイシング(ハーフカット)し、この後前記切り残しの部分から削るようにしてい

しかしながら、前記ハーフカットによる切断においても、半導体ウエハを削る際に多数のマイクロクラックを生じる。このマイクロクラックがチップの対比後に欠けると、チップの設施にダメージを与える。

本発明の目的は、マイクロクラックを生じることなく、 半導体ウエハを複数に切断する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び議付図面によって明らかになるであろう。

[問題点を解決するための手段]

本願において開示される范明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

コン膜からなるフィールド絶紋膜8と、その下の P チャネルストッパ領域**7**とで楽子分離がなされ ているが、これらフィールド絶縁膜8及びPチャ ネルストッパ領域ではダイシング領域2には形成 しないようにしている。また、集張回路何成3上 には例えばMISFETのゲート世極等を置う第 1月日の月間絶縁膜10、さらに月間絶縁膜10の上 を延在する例えば第1月日のアルミニウム膜から なる配線を覆う最終保護膜11が設けられるが、こ れら層間絶縁膜10、旋終保護膜11は、ダイシング 領域2では選択的に除去するようにしている。前 記層間絶縁膜10は、例えばCVDによる酸化シリ コン膜とこの上に積膺されるリンシリケートガラ ス(PSG) 暇とで構成している。 放終保護膜11 は、例えばCVDによる酸化シリコン膜と、この 上に積州した強布ガラス(SOG)膜と、さらに この上に祝滑したPSG膜と、さらにこの上に積 がした例えばプラズマCVDによる窓化シリコン 膜とで構成している。12は何えばMISFETの ゲート絶線膜を形成する際に形成された滞い酸化

すなわち、半導体ウエハをレーザを用いて複数 のチップに切断するものである。

(作川)

上述した手段によれば、半導体ウエハに機械的 歯壁が加わらないので、マイクロクラックを生じ ることなく半導体ウエハを複数に切断することが できる。

(発明の実施例)

以下、本発明の一次施例を図面を用いて説明する。

第1回は、切断中の半導体ウエハを模式的に示 した斜視側、

第2回は、 半導体ウェハの切断中の断値関である。

第1回及び第2回において、1は戸単結品シリコンからなる半導体ウエハであり、2が半導体ウエハであり、2が半導体ウエハ1を複数に切断するための領域いわゆるダイシング領域、3が集積回路領域である。集積回路領域3の半導体報子が形成される部分は、半導体ウエハ1の表面の選択的な無酸化による酸化シリ

シリコン膜であるが、この酸化シリコン膜12もダイシング領域2では選択的に除去される。しかし、これら酸化シリコン膜12、層間絶縁膜10、般終保護版11は、ダイシング領域2上の部分を除去せずに、それらで置ったままとしておいてもよい。また、フィールド絶縁膜8から難出している半導体ウエハ1の表面のN°半導体領域9は、例えばNチャネルMISFETのソース、ドレイン領域形成時に形成されたものである。

本実施例の半導体ウエハ1の切断方法は、まず ダイシング領域2をダイシングソー4によって所定の深さまで切り下げる。ここで、図示してがないが、半導体ウエハ1の返面は粘着テープ体ウェル、ダイシングソー4を掛けた扱ってていばらいようになって形成とってがダイシングソー4によって形成された神である。すなわち、ダイシングソー4ではダイシングリー4ではダイシングリー4ではダイシングリー4ではダイシングリー4ではダイシングリー4ではダイシングリー4ではダイシングリー4ではダイシングリー4ではダイシングリー4ではダイシングリー4ではダイシングリー4ではダイシングリー4ではダイシングリー4ではダイシンが、切り残し5Aの厚さは、特に限ようにする必要はないが、例えば20μm程度にして、 牌 5 の底の部分あるいは牌 5 の側面等にマイクロクラックが生じないようにする。なお、図示していないが、ダイシングソー 4 は、水を掛けながらダイシング領域 2 の切り下げを行うようになっている。

, Sa

 以上、本発明を突施例にもとづき具体的に説明 したが、本発明は、前記実施例に限定されるもの ではなく、その要旨を逸脱しない範囲において種 々変更可能であることは言うまでもない。

(発明の効果)

本願において関示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下

記のとおりである。

すなわち、半導体ウエハをレーザを用いて複数のチップに切断することにより、半導体ウエハに 機械的衝撃が加わらないので、マイクロクラック を生じることなく半導体ウエハを複数に切断する ことができる。

4. 図面の簡単な説明

第1回は、切断中の半導体ウエハを模式的に示 した斜視回、

第2回は、半導体ウェハの切断中の断面図である。

図中、1 …半導体ウエハ、2 … ダイシング領域、3 … 集積回路領域、4 … ダイシングソー、5 … 神、5 A … 切り残し、6 … レーザ、7 … チャネルストッパ領域、8 … フィールド絶縁膜、9 … N° 半導体領域、10、11、12 … 絶縁膜。

代理人 非理士 小川勝男

